Cấu tạo, hoạt động và các thông số của MOSFET công suất

Bài viết nhằm mục đích đưa đến bạn đọc những thông tin về cấu trúc, hoạt động giải trí và những tham số đặc tính của MOSFET công suất, để những bạn hoàn toàn có thể sử dụng và phong cách thiết kế những ứng dụng cho MOSFET một cách bảo đảm an toàn và hiệu suất cao. Bài viết là tiếp nối của bài tổng quan về MOSFET công suất, và cũng là bài nối cho những bài viết về những ứng dụng chính của MOSFET công suất .
Xem thêm bài viết : Tổng quan về MOSFET công suất

Cấu trúc và chế tạo linh kiện

Hình 1: Cấu trúc ô của MOSFET công suất.

Ý tưởng về MOSFET kênh dọc đã được biết đến từ những năm 1930 nhưng phải đến giữa những năm 1970, công nghệ tiên tiến khuếch tán, cấy ion và chế tạo vật liệu đã đạt đến mức thiết yếu để sản xuất DMOS ở quy mô thương mại. Kỹ thuật khuếch tán dọc sử dụng công nghệ tiên tiến thông dụng hơn tích hợp với việc sản xuất những mạch tích hợp tỷ lệ lớn hơn so với những linh phụ kiện công suất truyền thống cuội nguồn. Hình 1 cho thấy cấu trúc kênh được cấy ghép-kép dọc ( DIMOS ) là cơ sở cho tổng thể những linh phụ kiện MOSFET công suất .

Một transistor MOS kênh n được chế tạo trên một nền (đế) N+ với một cực máng kim loại hóa được nối bên dưới của nền. Bên trên nền N+ là một lớp epi N-, độ dày và điện trở suất phụ thuộc vào yêu cầu điện áp đánh thủng máng-nguồn. Cấu trúc kênh, được hình thành từ một cấy kép vào bề mặt vật liệu epi, được sắp xếp theo một mô hình tế bào sao cho hàng ngàn tế bào sẽ tạo ra một transistor duy nhất.

Hình 2 : Hình phẳng của một chip MOSFET công suất điện áp thấp .
Cực cửa polysilicon N + được nhúng trong một lớp dioxide silicon cách ly, là một cấu trúc đơn chạy giữa những tế bào qua hàng loạt vùng hoạt động giải trí của linh phụ kiện. Cực nguồn sắt kẽm kim loại hóa cũng phủ hàng loạt cấu trúc và do đó song song với toàn bộ những tế bào transistor riêng không liên quan gì đến nhau trên chip. Các cách sắp xếp của một chip điện áp thấp nổi bật được bộc lộ trong Hình 2. Cực cửa polysilicon được link bằng cách nối với miếng đệm xác lập trong khi những dây cực nguồn được link trực tiếp với nhôm trên dãy tế bào ( ô ). Mặt sống lưng của con chip được sắt kẽm kim loại hóa bằng ba lớp titan / niken / bạc và lớp này được cho phép liên kết cực máng được hình thành bằng cách sử dụng một quy trình liên kết hợp kim tiêu chuẩn .
Phần hoạt động giải trí của linh phụ kiện gồm có nhiều ô nối song song để có năng lực giải quyết và xử lý dòng điện cao mà ở đó dòng điện chạy dọc qua chip. Mật độ tế bào được xác lập bằng những nhu yếu dung sai in quang học trong việc xác lập những hành lang cửa số trong polysilicon và ôxít cửa-nguồn và cũng bằng chiều rộng của đường rãnh polysilicon giữa những ô liền kề. Giá trị tối ưu cho chiều rộng rãnh polysilicon và cho nên vì thế tỷ lệ tế bào biến hóa như một hàm của mức nhìn nhận điện áp máng-nguồn của linh phụ kiện. Mật độ tế bào nổi bật là 1,6 triệu tế bào mỗi inch vuông so với loại điện áp thấp và 350.000 ô trên inch vuông cho những loại điện áp cao. Mảng tế bào được bao quanh bởi một cấu trúc cạnh cuối để trấn áp sự phân bổ điện trường mặt phẳng phân bổ trong linh phụ kiện ở trạng thái tắt .

Hình 3 : Mặt cắt của một tế bào ( ô ) đơn .
Một mặt cắt ngang qua một ô của mảng được hiển thị trong hình 3. Chiều dài kênh xê dịch 1,5 micron và được xác lập bởi độc lạ trong sự khuếch tán sang một bên của cực nguồn N + và thân P. Cả hai sự khuếch tán này là tự động hóa cân chỉnh thẳng hàng theo cạnh của cực cửa polysilicon trong quá trình sản xuất. Tất cả sự khuếch tán được hình thành bởi sự cấy ion theo sau đó là quy trình cấy / ủ nhiệt độ cao để cho năng lực tái tạo thông số kỹ thuật tốt. Cực cửa được cách ly điện với silicon bằng một lớp oxit cực cửa 800 angstrom ( so với loại tiêu chuẩn ), 500 angstrom so với mức logic và từ lớp nhôm phủ bên trên bởi lớp dày của oxit tạp chất photpho. Các hành lang cửa số được định nghĩa trong lớp oxit thứ hai để cho phép lớp nhôm nối cực nguồn N + và lớp khuếch tán P + ở TT của mỗi ô. Khuếch tán P + phân phối một trở kháng thấp nối giữa thân P. – và điện thế mặt đất, do đó cấm bật dẫn của cấu trúc lưỡng cực NPN ký sinh vốn có .

Hoạt động của linh kiện

Dòng điện trong một MOSFET công suất loại giàu là được điều khiển và tinh chỉnh bởi điện áp nối vào giữa cực cửa và những đầu cực nguồn linh phụ kiện. Thân P – cách ly vùng cực nguồn và vùng cực máng và tạo thành hai tiếp xúc P-N được liên kết đấu sống lưng nhau. Với cả hai cực nguồn và cực máng ở mức 0 volt không có dòng máng-nguồn chảy và cực máng nằm ở điện áp phân phối dương. Dòng điện duy nhất hoàn toàn có thể chảy từ nguồn đến máng là dòng điện rò rỉ ngược .
Khi điện áp cực cửa từ từ trở nên dương hơn so với điện áp cực nguồn, những lỗ trống được đẩy lùi và vùng silicon hết sạch ( nghèo hạt dẫn ) được hình thành trong thân P. – bên dưới giao diện ôxít cực cửa-silicon. Silicon giờ đây trong một ‘ trạng thái ‘ hết sạch ’, nhưng vẫn không có dòng chảy đáng kể giữa cực nguồn và cực máng .
Khi điện áp cổng được tăng thêm một lớp rất mỏng dính của những electron được hình thành ở mặt ngăn cách giữa thân P. – và ôxít cổng. Kênh dẫn loại N này được tăng cường bởi điện áp dương cửa-nguồn, giờ đây được cho phép dòng điện chảy từ cực máng đến cực nguồn. Silicon trong thân P. – được gọi là ở trạng thái ‘ nghịch đảo ’. Tăng một chút ít điện áp cực cửa sẽ dẫn đến tăng rất lớn dòng cực máng và tương ứng giảm nhanh điện áp cực máng, giả sử với tải là trở kháng thông thường .
Cuối cùng, dòng chảy sẽ bị hạn chế bởi những trở kháng được ghép của điện trở tải và RDS ( ON ) của MOSFET. Trở kháng MOSFET đạt mức tối thiểu khi VGS = + 10 V ( giả sử một loại tiêu chuẩn ). Sau đó, giảm điện áp cực cửa xuống 0 V sẽ ngược lại quy trình vừa nêu, RD ( ON ) tăng, FET dẫn yếu đi rồi tắt. Không có ảnh hưởng tác động điện tích được lưu giữ vì những MOSFETS công suất là những linh phụ kiện dẫn bằng hạt dẫn đa phần .

Thông số của MOSFET

Điện áp ngưỡng (Threshold voltage)

Điện áp ngưỡng thường được đo bằng cách nối cực cửa đến cực máng và sau đó xác lập điện áp phải được cấp trên những linh phụ kiện để đạt được dòng điện máng 1,0 mA. Phương pháp này đơn thuần để triển khai và phân phối một chỉ báo chuẩn bị sẵn sàng của điểm mà ở đó sự đảo ngược kênh xảy ra trong linh phụ kiện. Các giá trị phổ cập là 2-4 V cho những linh phụ kiện điện áp cao với những lớp ôxít cực cửa dày hơn và 1-2 V cho những linh phụ kiện điện áp thấp hơn, những linh phụ kiện thích hợp logic với những lớp ôxít cực cửa mỏng mảnh hơn .

Điện áp đánh thủng nguồn-máng

Tiếp xúc PN phân cực ngược trong MOSFET công suất được hình thành giữa sự khuếch tán của thân lớp p và lớp cấy lên n˗ (epi-layer). Đối với bất kỳ tiếp xúc p-n nào, cũng tồn tại một giá trị điện áp đánh thủng lý thuyết cực đại, phụ thuộc vào cấu hình cấy tạp chất và độ dày vật liệu. Đối với trường hợp của MOSFET công suất kênh-n, gần như tất cả điện áp chặn được hỗ trợ bởi lớp cấy n-. Khả năng của lớp n– để hỗ trợ điện áp là một hàm của điện trở suất và độ dày của nó trong đó cả hai đều phải tăng để đáp ứng điện áp đánh thủng cao hơn. Điều này có hậu quả rõ ràng trong điện trở nguồn-máng là với RDS(ON) tỷ lệ gần đúng với BVDSS. Do đó, quan trọng để thiết kế các linh kiện MOS công suất sao cho điện áp đánh thủng càng gần với lý thuyết tối đa càng tốt nếu không thì vật liệu có điện trở suất cao hơn, dày hơn phải được dùng. Các mô hình máy tính được sử dụng để khảo sát đánh giá ảnh hưởng của thiết kế và bố trí tế bào trên điện áp đánh thủng. Vì những yếu tố này cũng ảnh hưởng đến ‘trạng thái ON’ và các hoạt động chuyển mạch, một mức độ thỏa hiệp là cần thiết.

Để đạt được tỷ suất Xác Suất cao của điện áp đánh thủng cực đại lý thuyết, nó thiết yếu để kiến thiết xây dựng những cấu trúc cạnh xung quanh vùng hoạt động giải trí của linh phụ kiện. Các cấu trúc cạnh được phong cách thiết kế để giảm điện trường mà nếu không điện trường sẽ cao hơn trong những vùng này và gây ra sự đánh thủng sớm .

Trở kháng trạng thái-ON Máng-Nguồn

Trở kháng trạng thái ON của một MOSFET công suất được tạo nên từ vài thành phần như được vẽ trong hình 4 :
RDS ( on ) = Rsource + Rch + RA + RJ + RD + Rsub + Rwcml
Với :
Rsource = trở kháng khuếch tán cực cửa
Rch = trở kháng kênh dẫn
RA = trở kháng tích góp
RJ = trở kháng của thành phần “ JFET ” của vùng giữa hai vùng thân
RD = trở kháng vùng trôi ( vùng epitaxy )

   Rsub = trở kháng nền

Hình 4 : Nguồn gốc những trở kháng nội của MOSFET công suất .
Các miếng bán dẫn với những trở kháng nền đến 20 mΩ-cm được sử dụng cho những linh phụ kiện điện áp cao và nhỏ hơn 5 mΩ – cm cho những linh phụ kiện điện áp thấp .
Rwcml = tổng của trở kháng dây nối, những trở kháng tiếp xúc giữa cực nguồn và sắt kẽm kim loại cực máng và vùng silicon, vùng sắt kẽm kim loại và khung chì góp phần. Những thành phần này là thông thường không đáng kể trong những linh phụ kiện điện áp cao nhưng hoàn toàn có thể trở nên đáng kể trong những linh phụ kiện điện áp thấp .
Hình 5 màn biểu diễn sự quan hệ quan trọng của mỗi thành phần đến RDS ( on ) trên phổ điện áp. Như hoàn toàn có thể thấy, ở điện áp cao, RDS ( on ) bị chi phối bởi điện trở epi và thành phần JFET. Thành phần này cao hơn trong những linh phụ kiện điện áp cao do điện trở suất cao hơn hoặc nồng độ những hạt dẫn của nền thấp hơn trong vùng epi. Ở những điện áp thấp hơn, RDS ( on ) bị chi phối bởi điện trở kênh và những sự góp phần từ tiếp xúc bán dẫn với sắt kẽm kim loại, quy trình sắt kẽm kim loại hóa, dây nối và khung dẫn. Sự góp phần của nền trở nên quan trọng hơn so với những linh phụ kiện có điện áp đánh thủng thấp hơn .

Hình 5: Các phân phối liên quan đến RDS(ON) với các chỉ số xếp loại điện áp khác nhau. 

Hỗ dẫn

Hỗ dẫn gfs là một giá trị đo của độ nhạy dòng cực máng so với những sự biến hóa trong sự phân cực cửa-nguồn. Thông số này thường được trích dẫn cho một Vgs mà nó cho một dòng máng bằng với khoảng chừng một nữa của giá trị định mức dòng cực lớn và cho một VDS bảo vệ hoạt động giải trí trong vùng dòng không đổi. Hỗ dẫn bị ảnh hưởng tác động bởi độ rộng cực cửa, độ rộng này tăng lên tỷ suất với vùng tích cực khi tăng tỷ lệ tế bào. Mật độ tế bào đã tăng trong những năm qua từ khoảng chừng nữa triệu trên mỗi inch vuông trong năm 1980 tới khoảng chừng 8 triệu cho những MOSFET công nghệ tiên tiến tấm phẳng và khoảng chừng 12 triệu cho công nghệ tiên tiến rãnh. Yếu tố hạn chế so với tỷ lệ tế bào cao hơn nữa là độ phân giải và quy trình quang khắc ở TT của những tế bào. Chiều dài kênh dẫn cũng ảnh hưởng tác động hỗ dẫn. Chiều dài giảm có lợi cho cả gfs và trở kháng-on, với nâng tầm là sự cân đối. Giới hạn thấp hơn cho chiều dài này được xác lập bởi năng lực tinh chỉnh và điều khiển quy trình khuếch tán-kép và lúc bấy giờ là khoảng chừng 1-2 mm. Cuối cùng bề dày của oxid cực cổng càng mỏng mảnh thì gfs càng cao .

Công suất tiêu tán

Việc tiêu tán công suất tối đa được cho phép sẽ làm tăng nhiệt độ lên mức tối đa được cho phép khi nhiệt độ vỏ được giữ ở 25 oC là rất quan trọng. Nó được cho bởi Pd trong đó :

Tjmax = Nhiệt độ cực lớn được cho phép của tiếp xúc pn trong linh phụ kiện ( thường là 150 oC hoặc 175 oC )
RthJC = Trở kháng nhiệt giữa những mối nối của thiết bị .

Các đặc tính động

Khi MOSFET được sử dụng như một công tắc nguồn, tính năng cơ bản của nó là tinh chỉnh và điều khiển dòng cực máng bởi điện áp cực cửa. Hoạt động chuyển mạch của một linh phụ kiện được xác lập bởi thời hạn nhu yếu để không thay đổi những biến hóa điện áp trên những tụ điện. RG là trở kháng được phân phối của cực cửa và nó tỷ suất nghịch với vùng hoạt động giải trí. LS và LD là những thông số tự cảm của những đầu cực nguồn, cực máng và có giá trị khoảng chừng vài chục nH. Các giá trị tiêu biểu vượt trội của ngõ vào ( Ciss ), ngõ ra ( Coss ) và những điện dung truyền ngược ( Crss ) trong những datasheet được những nhà phong cách thiết kế mạch sử dụng như một điểm khởi đầu trong việc xác lập những giá trị thành phần mạch. Các điện dung datasheet được định nghĩa theo điện dung mạch tương tự là :
Ciss = CGS + CGD, ( CDS nối tắt )
Crss = CGD
Coss = CDS + CGD
Điện dung cửa-nguồn, CGD, là một hàm phi tuyến của điện áp và là thông số kỹ thuật quan trọng nhất chính bới nó phân phối một vòng hồi tiếp giữa ngõ ra và ngõ vào của mạch. CGD cũng được gọi là điện dung Miller chính bới nó gây ra tổng điện dung đầu vào động trở nên lớn hơn hơn tổng những điện dung tĩnh .
Hình 6 trình diễn một mạch test thời hạn chuyển mạch tiêu biểu vượt trội. Cũng được màn biểu diễn là những thành phần thời hạn tăng và giảm tương quan đến những dạng sóng VGS và VDS .
Độ trễ khi bật mở, td ( on ), là thời hạn để nạp điện dung nguồn vào của linh phụ kiện
trước khi dòng cực máng hoàn toàn có thể mở màn chạy. Tương tự, độ trễ bật tắt, td ( off ), là thời hạn để xả điện dung sau khi được bật tắt .

Hình 6 : ( a ) Kiểm tra thời hạn chuyển mạch, ( b ) Các dạng sóng VDS và VGS .

Điện tích cực cửa

Mặc dù những giá trị điện dung nguồn vào là hữu dụng, chúng không cung ứng tác dụng đúng mực khi so sánh hoạt động giải trí chuyển mạch của hai linh phụ kiện từ những nhà phân phối khác nhau .
Ảnh hưởng của size linh phụ kiện và hỗ dẫn làm cho sự so sánh khó hơn. Một tham số có ích hơn từ quan điểm phong cách thiết kế mạch là điện tích cực cửa thay vì điện dung. Phần lớn nhà phân phối liệt kê cả hai những tham số trên datasheet của họ .
Hình 7 cho thấy một dạng sóng điện tích cực cửa nổi bật và mạch điện test. Khi cực cửa được nối với điện áp cung ứng, VGS mở màn tăng cho đến khi đạt đến Vth, tại thời gian đó dòng cực máng mở màn chảy và CGS mở màn nạp. Suốt trong khoảng chừng thời hạn t1 đến t2, CGS liên tục nạp, điện áp cực cửa liên tục tăng và dòng máng hiện tại tăng một cách tương ứng. Tại thời gian t2, CGS được nạp trọn vẹn và dòng cực máng đạt đến dòng ID được xác lập trước và không đổi trong khi điện áp cực máng mở màn giảm. Với tham chiếu đến quy mô mạch tương tự của MOSFET được hiển thị trong Hình 6, hoàn toàn có thể thấy rằng với CGS được nạp đầy ở t2, VGS trở nên không đổi và dòng điện lái khởi đầu nạp cho điện dung Miller, CDG. Điều này liên tục cho đến thời gian t3. Thời gian nạp cho điện dung Miller là lớn hơn so với thời hạn nạp cho điện dung từ cực cửa đến cực nguồn CGS do sự biến hóa nhanh gọn điện áp cực máng giữa t2 và t3 ( dòng điện = C dv / dt ). Một khi cả hai điện dung CGS và CGD được nạp đầy, điện áp cực cửa ( VGS ) mở màn tăng trở lại cho đến khi nó đạt đến điện áp phân phối tại thời gian t4. Điện tích cực cửa ( QGS + QGD ) tương ứng với thời hạn t3 là hàng rào điện tích tối thiểu thiết yếu để bật linh phụ kiện dẫn. Việc thực hành thực tế phong cách thiết kế mạch tốt quyết định hành động sử dụng điện áp cực cửa cao hơn mức tối thiểu thiết yếu cho chuyển mạch và do đó điện tích cực cửa được sử dụng trong những thống kê giám sát là QG tương ứng với t4 .

Hình 7 : ( a ) Kiểm tra điện tích cực cửa, ( b ) Các dạng sóng hiệu quả của cực máng và cực cửa .
Lợi thế của việc sử dụng điện tích cực cửa là người phong cách thiết kế hoàn toàn có thể thuận tiện đo lường và thống kê lượng dòng điện thiết yếu từ mạch lái để bật mở ( on ) linh phụ kiện trong một khoảng chừng thời hạn theo ý muốn vì Q = CV và I = C dv / dt, Q = thời hạn × dòng điện. Thí dụ, một linh phụ kiện có điện tích cực cửa là 20 nC hoàn toàn có thể được bật dẫn trong 20 μs nếu là 1 mA được cấp đến cực cửa hoặc nó hoàn toàn có thể bật dẫn trong 20 ns nếu dòng điện cực cửa được tăng lên 1A. Những phép tính đơn thuần này sẽ không hoàn toàn có thể triển khai được với những giá trị điện dung nguồn vào .

Khả năng dv/dt

 Việc phục hồi diode đỉnh được định nghĩa là tốc độ gia tăng tối đa được cho phép của điện áp máng-nguồn, tức là khả năng dv/dt. Nếu tốc độ này bị vượt quá thì điện áp trên các đầu cực cửa-nguồn có thể trở nên cao hơn so với điện áp ngưỡng của linh kiện, ép buộc linh kiện vào chế độ dẫn dòng và trong những điều kiện nhất định một hư hỏng trầm trọng có thể xảy ra. Hai cơ chế có khả năng xảy ra khi sự bật mở dv/dt có thể diễn ra. Hình 8 biểu diễn mô hình mạch tương đương của một MOSFET công suất, bao gồm BJT ký sinh. Cơ chế đầu tiên của việc bật mở cảm ứng dv/dt sẽ hoạt động thông qua hành động hồi tiếp của điện dung cửa-máng, CGD. Khi một đường dốc điện áp xuất hiện trên đầu cực nguồn và đầu cực máng của linh kiện, dòng điện I1 chạy qua điện trở cực cửa, RG, bởi điện dung cửa-máng, CGD. RG là tổng trở của cực cửa trong mạch và sụt áp  trên nó được cho bởi:

Khi điện áp cực cửa VGS vượt quá điện áp ngưỡng Vth của linh phụ kiện, linh phụ kiện bị ép dẫn. Do đó, năng lực dv / dt cho chính sách này được thiết lập bởi :

Rõ ràng là Vth thấp linh phụ kiện dễ bị dv / dt bật dẫn. Hệ số nhiệt âm của Vth là đặc biệt quan trọng quan trọng trong những ứng dụng ở đó đang có nhiệt độ môi trường tự nhiên cao. Ngoài ra trở kháng mạch cực cửa phải được lựa chọn cẩn trọng để tránh hiệu ứng này .

Nếu điện áp tăng trưởng trên RB lớn hơn hơn khoảng chừng 0,7 V, thì tiếp xúc nền-phát được phân cực thuận và BJT ký sinh được bật dẫn. Dưới những điều kiện kèm theo ( dv / dt ) cao và những giá trị lớn của RB, điện áp đánh thủng của MOSFET sẽ được số lượng giới hạn đến điện áp đánh thủng cực nền hở của BJT. Nếu điện áp cực máng cấp vào lớn hơn điện áp đánh thủng cực nền hở, thì MOSFET sẽ đi vào vùng thác lũ và hoàn toàn có thể bị hủy hoại nếu dòng điện không bị số lượng giới hạn bên ngoài .
Do đó, tăng năng lực ( dv / dt ) yên cầu giảm điện trở cực nền RB bằng cách tăng vùng tạp chất và giảm khoảng cách hiện tại, I2 phải chảy ngang qua vùng tạp chất trước khi nó được tích lũy bởi cực nguồn sắt kẽm kim loại hóa. Như trong chính sách tiên phong, năng lực dv / dt tương quan đến BJT trở nên xấu hơn ở những nhiệt độ cao hơn do tại RB tăng và VBE giảm khi tăng nhiệt độ .

Hình 8: Mạch tương đương của MOSFET công suất.

Hoạt động song song

Nếu nhu yếu công suất vượt quá công suất của những linh phụ kiện có sẵn thì hoàn toàn có thể đạt được mức công suất tăng lên bằng cách mắc song song những linh phụ kiện. Việc mắc song song những linh phụ kiện sử dụng những MOSFET được thực thi thuận tiện hơn. Bởi vì chúng có một thông số nhiệt dương của trở kháng. Nếu một MOSFET mắc song song chạy dòng nhiều hơn những MOSFET thành phần khác nó sẽ trở nên nóng hơn. Điều này làm cho trở kháng-ON của linh phụ kiện đó trở nên lớn hơn trở kháng-ON của thành phần khác và do vậy dòng trong nó sẽ bị giảm. Cơ chế này đối ngược lại với chính sách tỏa nhiệt của một trong những linh phụ kiện. Hệ số nhiệt dương cũng giúp tránh những điểm trung tâm tự bên trong MOSFET .

Các ứng dụng của MOSFET công suất

Các MOSFET công suất lý tưởng để sử dụng trong nhiều ứng dụng, một số ít ứng dụng được liệt kê dưới đây :

• Các nguồn cung cấp ở chế độ chuyển mạch (SMPS)
• Điều khiển tốc độ động cơ.
• Các ứng dụng chuyển mạch trong ô tô.

Kết luận

Có thể thấy rằng hoạt động giải trí của MOSFET công suất là tương đối dễ hiểu. Ưu điểm thời hạn chuyển mạch nhanh, dễ mắc song song và những nhu yếu công suất mạch lái thấp làm cho thiết bị trở nên mê hoặc để sử dụng trong nhiều ứng dụng .

Source: https://dichvubachkhoa.vn
Category : Điện Tử Bách Khoa